聯發科推出前瞻CPO封裝ASIC設計平台 為次世代AI與高速運算奠基

分享本文


聯發科推出前瞻CPO封裝ASIC設計平台, 為次世代AI與高速運算奠基。圖/聯合報系資料照片

技今(20)日在2024 年光纖通訊大會(OFC 2024)大會前夕宣布推出新世代客製化(ASIC)設計平台,提供異質整合高速電子與光學訊號的傳輸介面(I/O)解決方案,以聯發科技的共封裝光學元件(Co-Package Optics,即CPO)技術,整合自主研發的高速SerDes處理電子訊號傳輸搭配處理光學訊號傳輸的Ranovus Odin光學引擎,利用可拆卸插槽配置8組800Gbps電子訊號鏈路及8組800Gbps光學訊號鏈路,不但具有便利性,也提供更高的彈性,可依客戶需求靈活調整配置。

聯發科技展示的異質整合CPO技術,採用112Gbps長距離SerDes(112G LR SerDes)和光學模組,比目前市面上其他方案可進一步縮減電路板面積、降低裝置成本、增加頻寬密度,並降低系統功耗達50%之多。此外, Ranovus公司的Odin®光學引擎提供內建及外接的雷射光學模組,以因應不同的應用情境。

憑藉在3奈米先進製程、2.5D和3D先進封裝技術的能力再加上在散熱管理, 產品可靠性,以及光學領域的豐富經驗,聯發科技新世代客製化晶片設計平台能提供客戶在高效能運算(HPC)、人工智慧(AI)、機器學習(ML)和資料中心網路的最新技術。

聯發科資深副總經理遊人傑表示:「生成式AI的崛起,不僅帶動了記憶體頻寬和容量提升的需求,對傳輸介面的密度和速度的需求也急遽增加。掌握最新的光電介面整合技術,讓聯發科技能為資料中心提供最先進、最有彈性的客製化晶片解決方案。」

聯發科將於2024年3月26日至28日在聖地牙哥舉辦的OFC 2024大會上,展出與Ranovus公司合作的嶄新CPO解決方案,瞄準人工智慧、機器學習和高效能運算市場。


標題:聯發科推出前瞻CPO封裝ASIC設計平台 為次世代AI與高速運算奠基

鄭重聲明:本文版權歸原作者所有,轉載文章僅爲傳播更多信息之目的,如有侵權行爲,請第一時間聯系我們修改或刪除,多謝。